CPU缓存行是64字节的数据传输最小单位，影响内存访问效率与多线程性能；伪共享、结构体填充不当、非对齐访问易引发性能问题；可通过alignas、字段重排、缓存行填充和批量访问优化。
CPU缓存行（Cache Line）是CPU缓存与主内存之间数据传输的最小单位，通常为64字节。C++程序不直接操作缓存行，但其内存布局、数据访问模式和并发行为会显著受缓存行大小影响——写错一个字节，可能让整个64字节被反复加载/失效，拖慢几十倍性能。
缓存行怎么工作的？
CPU不会按单个变量读写内存，而是以“块”为单位搬数据。比如你只读int a（4字节），CPU实际把包含a地址的连续64字节（比如从0x1000到0x103F）整体从内存载入L1缓存。后续对这个范围内其他变量的访问就快得多。
但问题在写：如果两个线程分别修改同一缓存行里的不同变量（比如a和b），就会触发“伪共享（False Sharing）”——每次写都会使对方CPU的该缓存行失效，强制重新同步，导致大量缓存一致性协议开销（如MESI状态切换）。
C++里哪些情况容易踩坑？
- 相邻小对象挤在同一缓存行：比如std::vector<:atomic>>存100个原子计数器，每个4字节，前16个很可能落在同一64字节内；多线程各自++，性能暴跌。
- 结构体字段没对齐或顺序不合理：定义struct { char a; int b; char c; }，编译器按默认对齐填充后，a、b、c可能全塞进一个缓存行，本想隔离却反而绑死。
- 循环遍历非对齐数组：比如char buf[1000]从地址0x2001开始，每次buf[i]跨缓存行边界，CPU要加载两行才能取一个字节。
怎么缓解？几个实用做法
-
用alignas(64)手动对齐关键变量：比如alignas(64) std::atomic
counter; 确保它独占一行。 - 结构体内存重排：把频繁写的字段放一起，不常写的放另一端；大字段（如double）靠前，小字段（bool）靠后，减少填充浪费。
- 缓存行填充（Cache Line Padding）：在易争用字段前后加char pad[64]（注意别真用64字节填——可用std::hardware_destructive_interference_size，C++17起标准支持）。
- 批量访问代替随机跳：遍历数组时用for (size_t i = 0; i 配合SIMD，让每次加载的64字节尽量被充分利用。
验证有没有伪共享？
别猜，用工具看：Linux下跑perf stat -e cache-references,cache-misses,mem-loads,mem-stores ./your_app，如果cache-misses / cache-references远高于10%，再结合perf record -e L1-dcache-load-misses ./your_app定位热点函数。更直接的是用valgrind --tool=cachegrind模拟缓存行为。
立即学习“C++免费学习笔记（深入）”；
